Markus Fritscher, Max Uhlmann, Philip Ostrovskyy, Daniel Reiser, Junchao Chen, Jianan Wen
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 10 April 2025
Markus Fritscher, Max Uhlmann, Philip Ostrovskyy, Daniel Reiser, Junchao Chen, Jianan Wen
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 10 April 2025
Farhad Merchant, Ankit Bende, Markus Fritscher, Shahar Kvatinsky, Simranjeet Singh, Vikas Rana
2025 IEEE European Test Symposium (ETS), 26-30 May 2025
Benjamin Spetzler, Markus Fritscher, Seongae Park, Nayoun Kim, Christian Wenger, Martin Ziegler
AIP Publishing, 21 March 2025
DOI: 10.1063/5.0251113
Ziel des Vorhabens ist der Nachweis, dass durch den Einsatz von memristiven ReRAM-Speichern in enger Kombination mit Flip-flops und SRAM-Speicher in sog. hybriden nicht-flüchtigen Registern und Speichern der Energieverbrauch und die Leistungsaufnahme in zukünftigen Prozessoren spürbar gesenkt werden kann. Dazu bedarf es auch einer Anpassung vorhandener Designwerkzeuge, damit komplizierte Entwürfe wie ein Prozessor memristive Speicher, eben RRAMs, für die automatische Synthese nutzen können. Dies ist bisher nicht der Fall. Der Nachweis soll anhand eines zu entwickelnden Simulationssystems erbracht werden, das anhand von Online-Learning in Neuronalen Netzen zeigt, dass durch energetisch günstigeres Lesen in RRAMs und energetisch günstigeres Schreiben in RRAMs Energie und Leistungsaufnahme spürbar gesenkt werden. Der Nachweis, dass die im Projekt vorgenommene und notwendige Erweiterung der Designprogramme richtig arbeitet soll durch Herstellung und Vermessung von synthetisierten Chips erfolgen.