Ende der 1960er Jahre schuf Leon Chua den Begriff Memristor, ein Kunstwort aus den Worten Speicher (engl.: Memory) und Widerstand (engl.: Resistor). Gemäß Chua‘s Schal­tungstheorie fallen darunter alle Bauelemente, die in ihrem Strom-/Spannungsverlauf durch den Ur­sprungs­punkt des Koordinatensystems verlaufen und dadurch im Gegensatz zu ande­ren nicht­flüchtigen Speicherelementen, wie beispielsweise Ferritkernspeicher, eine gequet­sch­te Hy­ste­re­se­kurve aufweisen. Wie bei allen nichtflüchtigen Speicherelementen geht der im Mem­ristor gespeicherte Zustand auch nach dem Ausschalten der Betriebsspannung nicht verloren.

Zu dieser Klasse von memristiven Bauelementen gehören neben den bekannteren Elementen, wie resistiven ReRAMs (ReRAMs), Phasenwechsel-Speicher (PCMs), Spin-torque-Transfer Magnetresistiven RAMs (STT-MRAM) auch sog. ferroelek­trische Tunnelsperrschicht Bauele­mente (Ferroelectric Tunnel Junctions – FTJs). Letztere besitzen gegenüber den anderen genannten Varianten den großen Vorteil extrem niedriger Ausleseströme zu erzeugen.

Diesen Vorteil kann man für den Aufbau von eingebetteten KI-Architekturen auf der Basis des sog. Hyperdimensional Computing (HDC) nutzen, die eine Art Alternative zu tiefen neuronalen Netzen darstellen. In HDC-Systemen wird Information, z.B. gegeben in Form von einzelnen Vektoren, verteilt in den Einträgen eines sehr großen Vektors, genannt Hypervektor, gespei­chert. Mit solchen HDC-Systemen lassen sich z.B. EMG-Signale analysieren, um damit Hand­gesten zu erkennen. Wichtig ist eine große Zahl von z.B. binären Einträgen in den Vektoren.
Diese werden z.B. in Matrix-förmigen Crossbarstrukturen abgespeichert. Dabei muss unter Umständen bei der Erkennung einer Geste eine große Zahl an Elementen in einer Spalte parallel ausgelesen und aufsummiert werden. Damit die Ströme nicht zu groß werden, ist es ratsam wenn die ausgelesenen Elemente nur geringe Ströme produzieren und genau dies ist bei den FTJs der Fall.

Um mit FTJs zukünftig zu realisierende Crossbarstrukturen in hochintegrierten Mixed-signal-Chips aufzubauen, müssen vorab Rechnerarchitekturstudien durchgeführt werden. Dies erlaubt die Crossbarstrukturen besser qualitativ und quantitativ zu bewerten. Ein Mittel dafür ist die Simulation.

Aus diesem Grund wird an der Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU) im Rahmen des von der Deutschen Forschungsgemeinschaft geförderten Schwerpunktpro­gramms Memristec (DFG SPP 2262) das Projekt „ReLoFemRis – Reconfigurable Logic and Multi-bit in-memory processing with ferroelectric memristors“ gefördert. In ReLoFemRis wurde in den letzten Jahren allgemein die Adaption von FTJs für Computerarchitekturen erforscht und dafür ein Bauelemente- und Architektursimulator in SystemC entwickelt.

Dieser Simulator wurde am Stand vorgestellt. Es wurde demonstriert, wie eine entsprechende Architektur für die Handgestenerkennung genutzt werden kann.