Spitzeninnovationen auf der Embedded World Messe in Nürnberg vorgestellt
Die embedded world, die führende internationale Fachmesse für eingebettete Systeme, ging eben zu Ende. Zu den Ausstellern gehörte auch MemrisTec, das Forschungsprogramm, das sich der Entwicklung von memristiven Geräten für intelligente technische Systeme widmet. Unser Stand 5-140 auf der Messe erwies sich als Ziel für Branchenprofis und Technologiebegeisterte gleichermaßen.
ReLoFeMris Simulator
Ende der 1960er Jahre schuf Leon Chua den Begriff Memristor, ein Kunstwort aus den Worten Speicher (engl.: Memory) und Widerstand (engl.: Resistor). Gemäß Chua‘s Schaltungstheorie fallen darunter alle Bauelemente, die in ihrem Strom-/Spannungsverlauf durch den Ursprungspunkt des Koordinatensystems verlaufen und dadurch im Gegensatz zu anderen nichtflüchtigen Speicherelementen, wie beispielsweise Ferritkernspeicher, eine gequetschte Hysteresekurve aufweisen. Wie bei allen nichtflüchtigen Speicherelementen geht der im Memristor gespeicherte Zustand auch nach dem Ausschalten der Betriebsspannung nicht verloren.
Zu dieser Klasse von memristiven Bauelementen gehören neben den bekannteren Elementen, wie resistiven ReRAMs (ReRAMs), Phasenwechsel-Speicher (PCMs), Spin-torque-Transfer Magnetresistiven RAMs (STT-MRAM) auch sog. ferroelektrische Tunnelsperrschicht Bauelemente (Ferroelectric Tunnel Junctions – FTJs). Letztere besitzen gegenüber den anderen genannten Varianten den großen Vorteil extrem niedriger Ausleseströme zu erzeugen.
Diesen Vorteil kann man für den Aufbau von eingebetteten KI-Architekturen auf der Basis des sog. Hyperdimensional Computing (HDC) nutzen, die eine Art Alternative zu tiefen neuronalen Netzen darstellen. In HDC-Systemen wird Information, z.B. gegeben in Form von einzelnen Vektoren, verteilt in den Einträgen eines sehr großen Vektors, genannt Hypervektor, gespeichert. Mit solchen HDC-Systemen lassen sich z.B. EMG-Signale analysieren, um damit Handgesten zu erkennen. Wichtig ist eine große Zahl von z.B. binären Einträgen in den Vektoren.
Diese werden z.B. in Matrix-förmigen Crossbarstrukturen abgespeichert. Dabei muss unter Umständen bei der Erkennung einer Geste eine große Zahl an Elementen in einer Spalte parallel ausgelesen und aufsummiert werden. Damit die Ströme nicht zu groß werden, ist es ratsam wenn die ausgelesenen Elemente nur geringe Ströme produzieren und genau dies ist bei den FTJs der Fall.
Um mit FTJs zukünftig zu realisierende Crossbarstrukturen in hochintegrierten Mixed-signal-Chips aufzubauen, müssen vorab Rechnerarchitekturstudien durchgeführt werden. Dies erlaubt die Crossbarstrukturen besser qualitativ und quantitativ zu bewerten. Ein Mittel dafür ist die Simulation.
Aus diesem Grund wird an der Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU) im Rahmen des von der Deutschen Forschungsgemeinschaft geförderten Schwerpunktprogramms Memristec (DFG SPP 2262) das Projekt „ReLoFemRis – Reconfigurable Logic and Multi-bit in-memory processing with ferroelectric memristors“ gefördert. In ReLoFemRis wurde in den letzten Jahren allgemein die Adaption von FTJs für Computerarchitekturen erforscht und dafür ein Bauelemente- und Architektursimulator in SystemC entwickelt.
Dieser Simulator wurde am Stand vorgestellt. Es wurde demonstriert, wie eine entsprechende Architektur für die Handgestenerkennung genutzt werden kann.
AiML Demonstrator
Die Artificial Intelligence Memristive Logic (AiML)-Technologie ist ein bahnbrechendes Memristor-basiertes Computing-in-Memory (CIM)-Startup, das für Edge-KI-Anwendungen maßgeschneidert ist. Durch memristive Arrays speichert sie nicht nur KI-Modellgewichte direkt auf dem Chip, sondern führt auch die Matrix-Matrix-Multiplikationen durch. In der Embedded-Welt von 2024 wird der AiML-Demonstrator Bildklassifizierungsfähigkeiten mit bemerkenswerter Effizienz und extrem niedrigem Stromverbrauch zeigen, die speziell auf Edge-KI-Einsätze zugeschnitten sind.
MEMMEA Emulator
Mit dem ausgestellten Emulator lassen sich mit einem robusten, leicht zu modifizierendem System die elektrischen Eigenschaften des zukünftigen integrierten Chips charakterisieren und biologische Proben vermessen, so dass wir verschiedene Parametrierungen testen und die Interaktion der verwendeten Signalverarbeitung mit realen Nervengewebe untersuchen können.
Der Emulator verwendet neben mit diskreten Bauelementen bestückten Leiterplatten nur ein handelsübliches passives „Multi-Electrode-Array“ (MEA) und ein einfaches passives „Memrisive-Array“ (MEMA), welches auf einen blanken Standardwaver (mit SiO2 Beschichtung) prozessiert wird.
Impressionen
